首页> 外文OA文献 >An FPGA Implementation of ( )-Regular Low-Density Parity-Check Code Decoder

【2h】

An FPGA Implementation of ( )-Regular Low-Density Parity-Check Code Decoder

机译：（） - 常规低密度奇偶校验码译码器的FpGa实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Tong Zhang; Keshab K. Parhi;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. An FPGA Implementation of -Regular Low-Density Parity-Check Code Decoder [J] . Tong Zhang, Keshab K. Parhi EURASIP journal on advances in signal processing . 2003,第6期

机译：常规低密度奇偶校验码解码器的FPGA实现
2. An FPGA Implementation of (3,6)-Regular Low-Density Parity-Check Code Decoder [J] . Tong Zhang, Keshab K. Parhi EURASIP journal on applied signal processing . 2002,第6期

机译：（3,6）-常规低密度奇偶校验码解码器的FPGA实现
3. Code construction and FPGA implementation of a low-error-floor multi-rate low-density Parity-check code decoder [J] . Lei Yang, Hui Liu, Shi C.-J.R. IEEE transactions on circuits and systems . I , Regular papers . 2006,第4期

机译：低错误层多速率低密度奇偶校验码解码器的代码构造和FPGA实现
4. FPGA Based Implementation of Decoder for Array Low-Density Parity-Check Codes [C] . Pankaj Bhagawat, Momin Uppal, Gwan Choi, IEEE International Conference on Acoustics, Speech, and Signal Processing . 2005

机译：基于FPGA的阵列低密度奇偶校验码解码器的实现
5. Decoder Architectures and Implementations for Quasi-Cyclic Low-Density Parity-Check Codes. [D] . Chen, Xiaoheng. 2011

机译：准循环低密度奇偶校验码的解码器体系结构和实现。
6. EDSSA: An Encoder-Decoder Semantic Segmentation Networks Accelerator on OpenCL-Based FPGA Platform [O] . Hongzhi Huang, Yakun Wu, Mengqi Yu, 2020

机译：EDSSA：基于OpenCL的FPGA平台上的编码器 - 解码器语义分段网络加速器
7. An FPGA Implementation of (3,6)-Regular Low-Density Parity-Check Code Decoder [O] . Tong Zhang, Keshab K. Parhi 2003

机译：（3,6）-常规低密度奇偶校验码解码器的FPGA实现

An FPGA Implementation of ( )-Regular Low-Density Parity-Check Code Decoder

著录项

引文网络

相似文献

相关主题

期刊订阅